簡易數(shù)字存儲示波器設計顯示器鍵盤ABRESETYX通用示波器主講人:詹宏英簡易DSO有關現(xiàn)代顯示技術掃描顯示 光柵顯示 點陣顯示顯示方式 用 途顯示器件掃描顯示示波器、掃頻儀、頻譜分析儀CRT光柵顯示掃頻儀CRT點陣顯示示波器、掃頻儀、頻譜分析儀LCD本賽題是:CRT掃描顯示電子測量的一種典型技術賽題任務書 一 任務:設計一簡易數(shù)字存儲示波器 (簡易DSO)二 要求 (1)信號頻率：DC50kHz，Ri100k；(2)垂直：32級/div，水平20點/div，屏幕面積 810 div2 ；(3)垂直靈敏度：0.1V/div，1V/div，誤差5%；(4)水平掃速：0.2s/div，0.2ms/div，20s/div，誤差5%；(5)單次觸發(fā)、擴展、內(nèi)觸發(fā)、上升沿、電平可調(diào)；(6)顯示波形無明顯失真。1.基本要求賽題任務書賽題任務書賽題任務書要求要求2.發(fā)揮部分（1）連續(xù)觸發(fā)存儲方式，并有“鎖存功能”；（2）雙蹤顯示；（3）水平移動擴展 一倍；（4）垂直靈敏度 0.01V/div，低輸入噪聲電壓。賽題任務書主要內(nèi)容:*對賽題要求的分析*方案討論*部分電路設計及模擬*安裝調(diào)試*測試結果*小結*展望簡易數(shù)字存儲示波器設計 （解析）(1)工作流程：采集、存儲、顯示。具有：A/D、RAM、D/A等主要器件；(2)內(nèi)觸發(fā)上升沿、觸發(fā)電平可調(diào)；掃描速度 0.2s/div，0.2ms/div，20 s/div；垂直靈敏度0.1V/div，1V/div，0.01V/div，連續(xù)、移動擴展、雙蹤。要具有控制功能 1.控制器 2.人機接口1.對賽題要求的分析對賽題要求的分析（3）簡易DSO組成框圖1.對賽題要求的分析Y通道包括前向通道和后向通道2.方案討論方案討論2.1 采樣方式的選擇 實時采樣和等效時間采樣題中要求信號DC50kHz，樣點直接恢復方式為20點/周期，采速高達1000kHz(1 s)，A/D轉換速率1Ms/s采用實時采樣方式*對控制器的要求 采集速率：高達1000kHz(1 s)，低至 20ms；（決定于掃描速度）樣點恢復速率：10kHz；程控增益：1V/div，0.1V/div，0.01V/div 雙蹤、擴展*三種方案三種方案(1)VLSI 例如例如 CPLD(2)MUC(3)MUC+CPLD2.方案討論2.2 控制器的選擇選擇方案（3）MUC和和CPLD控制器框圖：方案 特 點(1)速度快，煩瑣，難度大（2）速度不能達到采樣速率的要求（3）MUC和CPLD可以適當分工，實現(xiàn)控制功能2.方案討論2.3 技術指標初步分配（誤差是定量指標）（1）信號通道 前向通道（采集、存儲）2.5%后向通道（恢復）2%2.5%+2%=4.5%5%（2）時基（時間基線、掃描速度）控制信號（采樣時鐘）誤差忽略不計 掃描電壓及輸出電路 2%2.方案討論簡易DSO劃分為3個部分:Y 通道（前、后向通道）、X通道和控制器3.1 前向通道*作用 （初步構思）3.部分電路設計及模擬部分電路設計及模擬 S1 校零，S2校滿度*內(nèi)容 信號調(diào)理電路；低通濾波器；電平移位；前向通道通道性能分析；雙蹤顯示；觸發(fā)電路。3.部分電路設計及模擬1）輸入電路 *要求:Ri100k，輸入噪聲電壓影響；*輸入電阻（阻抗）對被測系統(tǒng)的影響 Z越高，影響越小。*輸入電路 3.部分電路設計及模擬*取R 100k*運算放大器LF353 初步核算：輸入電阻 Ri=R/Ri R 100k；輸入端噪聲電壓 3.6nV，而最高靈敏度時的測量分辨力為 312V，3.6nV 312V2）信號調(diào)理電路 *作用 使信號符合A/D輸入的要求 （預計A/D輸入2V）*增益計算 輸入幅度 靈敏度8div 8V，0.8V，0.08 增益 0.25，2.5，25 （由程控實現(xiàn)）*電路圖3.部分電路設計及模擬*有關解釋 程控開關Sn 必須是模擬開關，選擇集成開關MAX4501；增益調(diào)節(jié)電阻Rnn，模擬開關的內(nèi)阻計人其中；補償電容 改善通道頻響特性3.部分電路設計及模擬3）低通濾波器*作用：抗混迭 采樣信號的頻譜混迭現(xiàn)象及改善方法3.部分電路設計及模擬*抗混迭濾波器電路*有關解釋 運算放大器構成有源低通濾波器；二階Butterworth低通濾波器.3.部分電路設計及模擬4）電平移位電路 假設A/D要求+極性輸入電壓，而此前電路輸出極性電壓。5）前向通道性能分析 *目的：階段性小結 *內(nèi)容：頻率特性的模擬；元器件參數(shù)的影響；環(huán)境溫度的影響。3.部分電路設計及模擬前向通道頻率特性的模擬（用EWB對程控增益放大器和低通濾波器模擬分析）3.部分電路設計及模擬 結果 -3dB帶寬80kHz50kHz 滿足設計要求6）雙蹤示波器的實現(xiàn)*樣點采集次序 交替、斷續(xù) 考慮最慢采樣速率 20ms/點，選擇斷續(xù)方式*樣點數(shù)/頁 20點/div 10div=200點（256）擴展方式 200 2=400點（512）*電路方案 3.部分電路設計及模擬選擇方法二7）觸發(fā)電路*要求：內(nèi)觸發(fā)、正沿、觸發(fā)電平可以調(diào)節(jié)；*電路3.部分電路設計及模擬說明：觸發(fā)信號來自A通道；采用比較器，比較電平的極性為+、可以調(diào)節(jié)；輸出為下降沿，向單片機申請中斷（）。3.2 信號的采樣、量化、存儲 (DSO的基本技術）1）采樣和模數(shù)轉換器（A/D）A/D的技術要求 （1）轉換速率 20 s/div 1 s/點 1 Ms/s （2）量化位數(shù) 32級/div 8=256級/8div256=28 8bit 量化誤差 1LSB=1/28 0.4%（3）輸入幅度 +（0-2）V選擇：TLC55103.部分電路設計及模擬關于TLC5510 內(nèi)含內(nèi)含S/H；為半閃爍結構（為半閃爍結構（flash)，兩個，兩個4bit并行并行A/D組合為組合為8 bit 轉換速率轉換速率20 Ms/s；輸入信號輸入信號 +（0 2）V；基準電壓基準電壓 +2V 等等等等 TLC5510內(nèi)部電路結構3.部分電路設計及模擬2）數(shù)據(jù)存儲器 要求：存儲容量 單蹤 512 byte，雙蹤 1024 byte；寫速率 1 s/點；RAM 或 FIFO或雙口RAM。3）電路方案 3.部分電路設計及模擬雙A/D，RAM 實現(xiàn)雙蹤要求3.3 后向通道 1)設計要求 將數(shù)字信號(RAM中的數(shù)據(jù))恢復為模擬信號并作為通用示波器 的Y 輸入信號(8V)，A、B信號從同一個Y端輸入。要考慮的問題：信號恢復電路及器件選擇，同步掃描電壓，雙 蹤顯示。2）信號恢復 采用器件 D/A 恢復速率 選擇宜人的觀察速率10kHz 100 s/點 256點 100 s/點=25.6 ms(40次/秒）這樣可以免除的高速D/A的要求（是DSO的優(yōu)點）；D/A 選擇 DAC0832。3.部分電路設計及模擬3）同步掃描電壓設計 *同步作用 顯示穩(wěn)定的信號波形3.部分電路設計及模擬 *同步掃描電壓設計 兩種產(chǎn)生掃描電壓的方法：通用示波器掃描電壓(要同步信號)簡易DSO產(chǎn)生選擇由簡易DSO產(chǎn)生*掃描電壓的產(chǎn)生 用D/A產(chǎn)生 D/A選擇 DAC0832（與信號恢復器件一致）D/A輸入數(shù)據(jù)為8 bit（00FF）H遞增，（實際為階梯波而不是斜波）關于擴展顯示擴展顯示的信號恢復 基本思想基本思想3.部分電路設計及模擬恢復的數(shù)據(jù) 在兩個頁面中取連續(xù)的256點掃描電壓 與前相同 因此，擴展顯示是移動地在兩個頁面中顯示一個頁面，關鍵是控制電路和軟件。4）雙蹤顯示 要求：問題：A、B兩個信號恢復后的顯示如圖（a)所示，不便于觀察。實際要求將A、B兩個信號分別顯示在通用示波器屏幕的上下方，如圖（b)所示，要求進行光跡分離。3.部分電路設計及模擬光跡分離兩種方法：電平位移；數(shù)據(jù)處理數(shù)據(jù)處理。5）數(shù)據(jù)恢復電路 3.部分電路設計及模擬有關解釋：D/A YA、D/A YA 和D/A X 分別用于恢復 A、B信號和產(chǎn)生掃描電壓 A Y和A X為Y和X的輸 出電路.在同一地址的A、B數(shù)據(jù)分時地進行恢 復，否則兩信號的光 跡要重疊。3.4 控制器的設計 控制器的作用 控制、數(shù)據(jù)處理；控制器的組成 控制器自身、人機接口。1）鍵盤 性質 矩陣掃描非編碼鍵盤 組成 （8個鍵）3.部分電路設計及模擬對鍵盤的解釋：（1）按下的鍵狀態(tài)為“0”；（2）s/div和V/div為+1鍵 編碼關系見表6.1；（3）默認的儀器工作狀態(tài)：0.2ms/div 、0.1V/div；（4）擴展移動鍵每按一次+5；（5）底層控制器（CPLD）掃描鍵盤，有鍵按下時向頂?shù)讓涌刂破?（單片機）申請中斷（）；（6）儀器的復位鍵（RESET）不屬于鍵盤管理。3.部分電路設計及模擬3）控制器的硬件設計 （1）DSO的操作時序 鍵盤輸入 (相關設置)啟動 等待觸發(fā) 儀器操作（采集、存儲、數(shù)據(jù)處理、信號恢復、顯示）見圖6.20，例如 3.部分電路設計及模擬（2）控制信號3.部分電路設計及模擬種類用途來源靜態(tài)信號校零輸入短路CPLD校滿度輸入端接0.8VCPLD程控增益和掃描速度分別接通增益和選擇時鐘CPLD動態(tài)信號開始寫數(shù)據(jù)RAMa和RAMb地址為00HCPLD停止寫數(shù)據(jù)RAMa和RAMb地址為FFH或1FFHCPLD數(shù)據(jù)處理將零點偏移、滿度校準以及光跡分離量計入采集數(shù)據(jù)單片機和CPLD啟動顯示從RAM讀數(shù)據(jù)至D/A單片機和CPLD擴展顯示選擇數(shù)據(jù)的起點地址X單片機和CPLD鎖存顯示不再采集數(shù)據(jù)，繼續(xù)顯示單片機和CPLD雙蹤顯示A、B信號同時顯示單片機和CPLD單次觸發(fā)只產(chǎn)生一次觸發(fā)掃描單片機和CPLD（3）控制器件的選擇 MUC AT89C52 CPLD ACEX1K10 AT89C52 8bit 12MHz、8kbyte EEPROM、256byte RAM ACEX1K10 3.5ns 時鐘 I/O EBA(512byte)(可以在線編程）從存儲器的配置來說，如此選擇是極其有利的（4）控制器電路圖3.部分電路設計及模擬3.部分電路設計及模擬*底層控制器電路3.部分電路設計及模擬*頂層控制器電路 兩層控制器總線連接（Part A）鎖存器連接 直接連接3.部分電路設計及模擬*對控制電路的說明 CPLD部分 時鐘信號產(chǎn)生電路（Part B）時鐘信號種類：輸入 10MHz；3種采樣時鐘（由掃選擇）和100Hz；選擇時鐘的編碼自PartD 信號采集時：數(shù)據(jù)來自A/D；Reset 開始存儲（00H）；寫時鐘來自PartB。信號恢復時：讀時鐘自單片機；讀允許信號自PartD；讀出數(shù)據(jù)經(jīng)過數(shù)據(jù)選擇器 至單片機。3.部分電路設計及模擬數(shù)據(jù)存儲器（Part C）鎖存器（a)輸出時鐘選擇碼；鎖存器（b)輸出產(chǎn)生掃描電壓 的數(shù)據(jù)；鎖存器（c)至前向通道控制開關；緩沖器（d)傳遞鍵值編碼 它們的選通由單片機 P1口通過138實現(xiàn)3.部分電路設計及模擬 有關的控制信號（Part D）掃描時鐘100Hz，自Part B；輸出行掃描信號，讀入列信號，輸 出鍵值編碼，至Part D；向單片機申請中斷 。3.部分電路設計及模擬 鍵盤掃描電路（Part E）*對控制電路的說明 單片機部分顯示器是其外設；與CPLD 的連接是P0、P1口；鍵盤中斷優(yōu)線于觸發(fā)中斷；輸出信號恢復和產(chǎn)生掃描電壓的數(shù)據(jù)；單片機的有關設定 P1口，表6.4 內(nèi)RAM的設定，表6.5 前向通道的控制信號，表6.6 補充說明：補充說明：掃描速度為0.2s/div時，每采樣一點就顯示一次，否則要產(chǎn)生 k 閃爍現(xiàn)象。l4)控制器的軟件設計 (根據(jù)DSO的工作過程編寫)m 自頂向下，充分利用子程序和中斷功能n 一個主程序和兩個中斷子程序o 3.部分電路設計及模擬3.部分電路設計及模擬 向單片機申請中斷,再至CPLD的Reset引腳，使其從地址00H開始存儲采集的數(shù)據(jù).4安裝調(diào)試安裝調(diào)試 理論設計與實際工作之間；單元電路和級連電路之間；電路的實際負載能力。5 測試結果測試結果 5.1 擬定測試方案方案的組成對測試儀器的精度要求5.2 測試結果記錄 (測試項目要針對設計要求)*單次和連續(xù)掃描 *擴展功能 *雙蹤示波 *垂直靈敏度 *掃描速度5.3 測試結果總評價(誤差5%實事求是、中肯)5 測試結果 6 小結小結 （1）模擬電路部分設計較合理；（2）兩層控制；（3）充分利用片內(nèi)存儲器；（4）充分利用新穎電子技術。7 展望展望 （1）采用程控電阻 （2）擴展功能的再擴展，利用雙掃描和CRT的Z通道 （3）數(shù)字信號處理電子設計競賽電子設計競賽是一項千軍萬馬的活動，是一項千軍萬馬的活動，讓我們在不同的崗位上共同努力！讓我們在不同的崗位上共同努力！