*,單擊此處編輯母版標題樣式,單擊此處編輯母版文本樣式,第二級,第三級,第四級,第五級,單擊此處編輯母版標題樣式,單擊此處編輯母版文本樣式,第二級,第三級,第四級,第五級,*,單擊此處編輯母版標題樣式,單擊此處編輯母版文本樣式,第二級,第三級,第四級,第五級,*,02嵌入式處理器,16、自己選擇的路、跪著也要把它走完。,17、一般情況下)不想三年以后的事，只想現在的事。現在有成就，以后才能更輝煌。,18、敢于向黑暗宣戰(zhàn)的人，心里必須充滿光明。,19、學習的關鍵-重復。,20、懦弱的人只會裹足不前，莽撞的人只能引為燒身，只有真正勇敢的人才能所向披靡。,02嵌入式處理器02嵌入式處理器16、自己選擇的路、跪著也要把它走完。,17、一般情況下)不想三年以后的事，只想現在的事?，F在有成就，以后才能更輝煌。,18、敢于向黑暗宣戰(zhàn)的人，心里必須充滿光明。,19、學習的關鍵-重復。,20、懦弱的人只會裹足不前，莽撞的人只能引為燒身，只有真正勇敢的人才能所向披靡。第二章嵌入式處理器 本章學習目的及主要內容學習目的：,通過本章學習主要掌握嵌入式系統的硬件（重點是嵌入式處理器子,系統）設計方法，其中結合基于微控制器和微處理器的嵌入式系統設計,例子。,主要內容：,1.嵌入式系統的硬件組成,2.嵌入式處理器的技術指標,3.典型的嵌入式處理器,4.如何選擇嵌入式處理器,5.嵌入式處理器子系統的設計方法,2.硬件子系統總體組成,硬件子系統的設計圍繞嵌入式處理器進行。嵌入式系統硬件的一般,結構如下圖所示。,3.嵌入式處理器子系統,通用微處理器,嵌入式微控制器,嵌入式微處理器,嵌入式微處理器的特點：需要擴展、處理能力較強、支持大容量存,儲器尋址、一般適合于高端應用、型號多、通用性強。,DSP,DSP可分為定點DSP和浮點DSP兩類。,可編程器件,可編程器件的采用需要考慮的因素：成本、速度、流片。,又稱單片機,以某一種微處理器內核為核心，芯片內部集成,ROM/EPROM,、,RAM,、總線、總線邏輯、定時,/,計數器、,WatchDog,、,I/O,、串行口、脈寬調制輸出、,A/D,、,D/A,、,Flash RAM,、,EEPROM,等各種必要功能和外設,微控制器的最大特點是單片化，體積大大減小，從而使功耗和成本下降、可靠性提高。,微控制器的片上外設資源一般比較豐富，適合于控制，因此稱為微控制器。微控制器是目前嵌入式系統工業(yè)的主流。,嵌入式微控制器（MCU）,嵌入式微處理器(EMPU，Embedded Microprocessor Unit),是由通用計算機中的CPU簡化而來的。,只保留了與嵌入式應用密切相關的功能部件。,功耗低、處理器結構可擴展、存儲保護、調試功能豐富、支持實時多任務。,MIPS、ARM、Power PC 等,嵌入式DSP處理器(EDSP，Embedded Digital Signal Processor),對系統結構和指令進行了特殊設計，使其適合執(zhí)行DSP算法，編譯效率和指令執(zhí)行速度也相對較高。,在數字濾波、FFT(快速傅里葉變換)和譜分析等方面，DSP算法正在大量被引入嵌入式領域。,DSP處理器是專門用于信號處理方面的處理器，,它在,系統結構和指令進行了特殊設計，使其適合于執(zhí)行,DSP,算法，編譯效率較高，指令執(zhí)行速度也較高。,在數字濾波、,FFT,、譜線分析等方面,DSP,算法正在大量進入嵌入式領域，,DSP,應用正從在通用單片機中以普通指令實現,DSP,功能，過渡到采用嵌入式,DSP,處理器上。,現在的DSP的運算速度進一步提高，應用領域也從上述范圍擴大到了,通信,和,計算機,方面。目前最為廣泛應用的嵌入式DSP處理器是TI的TMS320C2000/C5000系列，還有AD公司及Motorola公司的DSP。,嵌入式DSP處理器,嵌入式片上系統(SoC，System on Chip),它結合了許多功能模塊,將整個系統集成在一個芯片上。,各種通用處理器內核作為SoC設計公司的標準庫，與許多其他嵌入式系統外設一樣，成為VLSI設計中一種標準的器件。,它用標準的VHDL等語言描述，存儲在器件庫中。,IP（Intellectual Property Core，知識產權核）核的設計是該系統設計的關鍵。,FPGA處理器,4.嵌入式存儲器子系統,在嵌入式系統中使用的存儲器可以是內部存儲器，也可以是外部存,儲器。嵌入式系統的存儲器用于存放嵌入式系統的應用軟件。,5.附屬電路和I/O子系統,a.嵌入式處理器工作時必須有附屬電路，如時鐘電路、復位電路、調試,電路、監(jiān)視定時器、譯碼器電路等。,b.I/O接口電路，完成嵌入式處理器與外部設備之間的交互和數據通信。,包括兩大類：輸入電路接口和輸出電路接口。,6.調試子系統,調試子系統通常指的是JTAG調試接口和BDM調試接口。,2.3 嵌入式處理器的技術指標,功能：主要取決于處理器所集成的存儲器的數量和外部設備接口的種,類和數量。,字長：指參與運算的數的基本位數，它決定了寄存器、運算器和數據,總線的位數，因而直接影響硬件的復雜程度。,處理速度：在單位時間內各類指令的平均執(zhí)行條數。,工作溫度,功耗,尋址能力：取決于處理器地址線的數目。,平均故障間隔時間：指在相當長的運行時間內，機器工作時間除以運,行期間內的故障次數。,性能價格比,工藝：半島體工藝和設計工藝。,電磁兼容性指標：取決于器件的選擇、電路的設計、工藝、設備的外,殼等。,2.4 典型的嵌入式處理器介紹,1.Microchip系列嵌入式控制器,Microchip的PIC MCU系列嵌入式微控制器結合了高性能、低價,格、小包裝的特點，為工業(yè)生產提供了最佳的性能價格比。提供了5類的,8位MPU來更好地滿足用戶的需要。,2.Philips LPC嵌入式控制器系列,Philips半導體公司近年來推出的51LPC系列OTP（一次編程）嵌入,式微控制器在基本結構、匯編指令等方面與80C51系列兼容，時鐘頻率,可高達20 MHz。,3.Freescale 微控制器MC68HC08系列,MC68HC08系列有很多型號，主要特點有：采用模塊化設計、含片,內監(jiān)控ROM、具有特色的FLASH取代片內EPROM和ROM、具有鎖相環(huán),電路。,4.MCS-51系列嵌入式控制器/處理器,MCS-51系列微控制器、微處理器是由Intel公司首先開發(fā)的嵌入式,微處理器/微控制器。,5.Atmel公司的AVR系列微控制器,Atmel公司產品的主要特點：以EEPROM電可擦除及Flash技術為主,導、多種封裝形式和高質量、多種應用環(huán)境。,6.80C186系列16位嵌入式處理器,80C186標準化內核不僅可以兼容16位微處理器家族。8088/8086的,目標代碼，還相應地提高了硬件和軟件方面的性能。,7.MC68HC12系列處理器,MC68HC12是Freescale公司開發(fā)的16位、兼容MC68HC11工業(yè)標,準的嵌入式處理器，在工業(yè)上得到了廣泛的應用。,8.PowerPC系列32位嵌入式處理器,PowerPC由Freescale,公司,設計，用來滿足從臺式計算機CPU到高,性能處理器、高集成度嵌入式MPU處理器的不同需要。,9.ColdFire系列32位嵌入式處理器,ColdFire處理器屬于MC68000微處理器家族，ColdFire內核具有,100的通用性，所以它們可以方便地被移植到新的用戶設計中。,10.ARM系列,ARM（Advanced RISC Machines）介紹,ARM處理器的特點：小體積、低功耗、低成本、高性能；16位/32,位雙指令集；全球眾多的合作伙伴。,當前ARM體系結構有Thumb、DSP、Jazeller的擴展。,10.ARM系列（continued）,ARM處理器系列,ARM處理器有5個產品系列：,ARM7、ARM9、ARM9E、ARM10,ARM10和SecurCore。ARM7、,ARM9、ARM9E和ARM10是4個通用,處理器系列，每個系列提供一套特定,的性能來滿足設計者對功耗、性能和,體積的需求。,帶ARM內核嵌入式處理器芯片,a.ARM公司有著諸多合作伙伴,b.Atmel公司生產帶ARM內核的芯片,AT91方框圖如右圖所示。,c.Cirrus Logic公司生產的帶ARM內核的芯片,Cirrus Logic公司生產的帶ARM內核芯片的主要應用領域為：手持,計算、個人數字音頻播放器和Internet電氣設備。,d.Intel公司生產的帶ARM內核的芯片,Intel公司和Digital Equipment公司合作開發(fā)了StrongARM系列處理,器，現產權為Intel公司所有，另外，Intel公司還開發(fā)了XScale處理器。,e.Samsung公司生產的帶ARM內核的芯片,在Samsung公司生產的帶ARM內核的芯片系列中，產品型號較多，,其中包括PDA、網絡及Flash產品系列。,2.5 如何選擇嵌入式處理器,選擇處理器可分為兩個步驟：,選擇哪一類處理器，在通用處理器、嵌入式微控制器、嵌入式處理器、DSP、可編程器件之間做出選擇。,選擇哪個廠家的產品。,1.選擇處理器的原則,夠用原則,a.低端簡單應用,b.中端的復雜應用,c.涉及數字信號處理和數學計算的應用,成本原則,a.電路的成本,b.印制電路板的成本,2.選擇嵌入式處理器的具體方法,2.6 嵌入式處理器子系統的設計方法,1.設計原則,復用原則,設計人員在設計嵌入式應用系統時，應盡量使當前的設計工作成果,可用于未來的設計中，一方面可以縮短設計的時間，另一方面也可以減,少設計中出現錯誤的可能性。,模塊化原則,所謂模塊化原則，體現在嵌入式系統的硬件設計上自頂向下的設計,思想。把整個硬件系統分成各個子系統，分別進行設計，在設計的每個,階段優(yōu)化每個子模塊的設計方案，一方面便于檢查設計的缺陷，另一方,面也為設計工作的復用打下基礎。,標準化原則,這里所謂的標準化，包括兩個方面的含義：行業(yè)標準和自定義標,準。,2.基于微控制器的設計,典型設計的微控制器子系統電路。,最小系統的設計,微控制器本身的支持電路。,I/O部件的分別設計,I/O部件完成微控制器與外部設備的接口，在設計微控制器子系統,時，在微控制器的I/O引腳上定義需要連接的外部設備的網絡標號即可。,外部設備接口電路的設計可以分類進行，分類可以按照多種方法進,行。例如，可以根據電路輸入/輸出的性質分為輸入電路、輸出電路，也,可以根據外部電路實現的功能進行劃分。,3.基于微處理器的最小系統設計,設計處理器子系統,設計微處理器子系統時需要設計處理器的地址總線、數據總線和控,制總線。,設計總線,總線主要傳遞以下4種信號：數據總線信號、地址總線信號、控制信,號、輔助信號。,設計I/O子系統,對于嵌入式系統而言，I/O子系統與處理器子系統之間的連接大多不,使用系統總線，而是直接連接在處理器的引腳上。,微處理器相關知識,馮諾依曼體系結構和哈佛體系結構,CISC與RISC,指令流水線,存儲器系統,馮諾依曼體系結構模型,哈佛體系結構,CISC,和,RISC,CISC：復雜指令集,（Complex Instruction Set Computer）,具有大量的指令和尋址方式,大多數程序只使用少量的指令就能夠運行,RISC：精簡指令集,（Reduced Instruction Set Computer),8/2原則：80%的程序只使用20%的指令,在通道中只包含最有用的指令,確保數據通道快速執(zhí)行每一條指令,使CPU硬件結構設計變得更為簡單,指令的執(zhí)行周期,1）取指令（Instruction Fetch)：IFt,2）指令譯碼（Instruction Decode）：IDt,3）執(zhí)行指令（Instruction Execute）：IEt,4）存儲（Storage）：St,每條指令的執(zhí)行周期：T=IFt+IDt+IEt+St,指令流水線技術,RISC,流水線技術：,幾個指令可以并行執(zhí)行,提高了CPU的運行效率,內部信息流要求通暢流動,本章小結,1.嵌入式系統的硬